362:2789

DIALOG(R) File 347: JAPIO. All rts. reserv.

03696473 \*\*Image available\*\*

PICTURE ELEMENT AMPLIFICATION SOLID-STATE IMAGE PICKUP ELEMENT

PUB. NO.:

04-061573 [J P 4061573 A]

PUBLISHED:

February 27, 1992 (19920227)

INVENTOR(s):

NISHIZAWA SHIGEKI

BABA TADASHI

KAIDA MASUMI

TAKEMOTO KAYAO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-171643 [JP 90171643]

FILED:

June 29, 1990 (19900629)

INTL CLASS:

[5] H04N-005/335; H01L-027/146

JAPIO CLASS:

44.6 (COMMUNICATION -- Television); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1217, Vol. 16, No. 267, Pg. 64, June

16, 1992 (19920616)

#### ABSTRACT

PURPOSE: To suppress reset noise and to attain high sensitivity by transferring a signal charge formed by a photodiode to an input terminal of an amplifier element and outputting a difference between a signal voltage corresponding to the charge and a voltage corresponding to the reset voltage.

CONSTITUTION: When a signal charge generated by a photodiode is transferred to an amplifier element via a charge transfer electrode, a reset switch element is operated in a 1st timing to reset an input terminal of the amplifier element and to read its reset voltage and the charge transfer electrode is controlled in a 2nd timing and the signal charge generated by the photodiode is transferred to the input terminal of the amplifier equipment to read a signal voltage corresponding thereto and a difference between a voltage corresponding to the reset voltage and a voltage corresponding to the signal charge is outputted. As a result, the effect of process dispersion in the amplifier element is excluded by the read in a same path to cancel reset noise. Thus, high sensitivity is attained.

\*\

@日本国特許庁(JP)

(1) 特許出願公開

# 母公開特許公報(A) 平4-61573

ØInt. Cl. 1

識別記号 庁内整理番号

❷公開 平成4年(1992)2月27日

H 04 N 5/335 H 01 L 27/146 E 8838-5C

8122-4M H 01 L 27/14 審査請求 未請求 請求項の数 3

3 (全10頁)

**公売明の名称 西素増幅型固体操像素子** 

604 图 平2-171643

**企出 單 平2(1990)6月29日** 

**砂光明者 西澤 重喜** 

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

內

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

內

**@ 免明者 開田 真 造** 

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

內

**60克明者 竹本 一八男** 

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

砂出 順 人 株式会社日立製作所

Q代 理 人 并理士 德若 光政

東京都千代田区神田駿河台 4 丁目 6 香地

**4 4 5** 

1. 発明の名称 西京増修型固体機能素子

- 2. 特許請求の範囲

  - 2. 上記上記りセット電圧に対応した電圧と信号

3. 上記祭 2 のタイミングにキャパシタの他方の 電極から出力される電圧は、一方の電極が回路 の接地電位に結合された出力キャパシタに伝 られ、この出力キャパシタに保持されたは号号 圧が走査回路により形成されたタイミング体号 によりスイッチ制御されるスイッチ素子を特徴 て時系列的に出力されるものであることを特徴 とする特許線次の範囲祭 2 項記載の画素増極 因体摄像象子。

# 3. 発明の詳細な説明

## (産業上の利用分野)

この免明は、顕常地幅型関体操像電子に関する もので、例えば、光電変換電子により形成される 顕常体号をソースフォロワ形態の地幅MOSFE T (地域ゲート形電界効果トランジスタ) を介し て取り出す方式のものに利用して有効な技術に関するものである。

#### (世来の技術)

な特徴は、本明細書の紀述および添付図扱から明 らかになるであろう。

# (問題点を解決するための手段)

#### (作用)

上記した手段によれば、リセット電圧に対応し た電圧から信号電荷に対応した電圧を減算すると 身にリセット報音を相収させることができるから 電圧変換アンプを配置し、信号電荷を転送することなりに直接的に信号電圧として取り出す方式の、いわゆる商素増幅型固体操作業子が提案されている。このような商業増幅型固体操作業子に関しては、特職館63-199491号がある。

### (発明が解決しようとする課題)

上記師書増幅型国体機像業子では、見る電子の電位を確認しては今間圧を得るした。 と使うではなってMOSFETののではからない。 ため、ソースを相談ではいることができるした。 とがはなってMOSFETできる。 にはいることがはいる。 にはいる。 にはい。 にはいる。 にはいる。 にはいる。 にはい。 にはいる。 にはいる。 にはいる。 にはいる。 に

この発明の目的は、リセット雑音を抑圧して高 感度化を可能とした需素増幅型固体操作素子を提 供することにある。

この発明の創記ならびにそのほかの目的と新規

高感度化が可能となる。

#### (実施例)

上記国体操像素子は、次の各国難より構成される。代表として例示的に示された1つの画素セルは、国際的にはアノード側電極が回路の接地電位に結合されたフェトダイオードD1と、そのフェトダイオードD1のカソード側電極を増幅素子(MOSFET)Q2の人力増子に接続させるス

イッチMOSPETQ1と、上記増幅MOSPETQ2の人力増子であるゲートにリセット電圧VRSを与えるリセット用MOSPETQ4と、上記増幅MOSPETQ2のドレインに動作電圧VDDを与える選択MOSPETQ3とから構成される。

上記フォトダイオードD1と転送が一トMOSPETQ1を含む機構図を集合を集業図を集まりを集業図を見ている。MOSPETQ1は、MOSPETQ1はことである。MOSPETQ1はことでは、これでである。というでは、これでは、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、できる。MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1は、MOSPETQ1はMOSPE

第1回において、上記電荷転送電器を構成する

OSFETQ21はリセットは号RSを伝え、選択MOSFETQ22は奇数列選択は号V3を伝える。このことは、独述するような2行同時表み出しに対応している。

例示的に示されている残り2つの行においても 同様な構成の画景セルと、その行選択回路が設け られる。これらの行選択回路には、上記垂直シフ トレジスタVSRにより形成された行選択信号V S2、VS3が供給される。

上記増幅MOSFETQ2のソースは、確方向に延長して配置される列体号線(垂直体号線) V L 3 に結合される。同じ列に配置される奇数行の面景セルの同様な増幅MOSFETのソースも上記列体号線 V L 3 に結合される。そして、同じ列に配置される偶数行の重素セルの同様な増幅MOSFETのソースは、列体号線 V L 4 に結合される。このことは、後述するような 2 行同時読み出しに対応している。

特に制限されないが、同じ列に配置されるりセット用MOSFETQ4のドレイン側は、経方向

スイッチMOSPETQlのゲートは、機方向に 延長して配置される第1の行道択線(垂直走査 雄)HLIに結合される。同じ行に配置された他 の画書セルの同様なスイッチMOSFETのゲー トも上記第1の行道択線HL1に共通に推議され る。上記りセットMOSPETQ4のゲートは、 機方向に延長して配置される第2の行道択値(垂 直走査嫌)HL2に結合される。同じ行に配置さ れた他の画業セルの同様なリセットMOSPET のゲートも上記集2の行道択線HL2に共通に接 娘される。上記選択MOSFETQ3のゲートは、 機方向に延長して配置される第3の行道択跡(乗 直走査嫌)HL3に結合される。同じ行に配置さ れた他の画案セルの関係な選択MOSFETのゲ ートも上記録ろの行選択線HL3に結合される。 これらの第1~第3の行道択続HL1~HL3は、 放み出し用量症シフトレジスタVSRにより形成 された行道収益号VSIを共通に受ける行道駅M OSPETQ20~Q22により選択される。選 択MOSFETQ20は電圧VCを伝え、道訳M

に延長されるリセット電圧線VLIに絡合される。 他の同じ列に配置される他の画景セルの同様なリセットMOSFETのドレインもそれぞれの列に 対応して経方向に延長されるリセット電圧線に接 抜される。そして、これらの複数からなるリセセット電圧線は、リセット電圧場子VRSに共通に 接続される。このリセット電圧が供給される。

特に制限されないが、同じ列に配置される選択MOSFETQ3のドレイン例は、経方向に延長される動作電圧線VL2に結合される。他の同じ列に配置される他の画景セルの同様な選択MOSFETのドレインもそれぞれの列に対応して経方向に延長される動作電圧線に接続される。そして、これらの複数からなる動作電圧線は、動作電圧線子VDDには、外部から所定の動作電圧が供給される。

上記代表として例示的に示されている列信号線 V L 3 と V L 4 は、一端(同図では上側)におい

14回平4-61573 (4)

てスイッチMOSPETQ16、Q17を介して 団筋の抽地電位が与えられる。他の列に対応して 設けられる列は号線にも関様なスイッチMOSPE ETが設けられる。これらのスイッチMOSPE TQ16、Q17等のゲートは、端子CR1に接 続される。この端子CR1には、外部から所定の タイミングによりキャパンタリセット信号が供給 ネれる。

この実施側の顕常セルには、カラー撮影を行う ために、特に制限されないが、第1行目の第1行目 と2列の顕常セルにはグリーンGとキワイト( 明)Wのカラーフィルタが形成され、第2行目の 第1列と第2列の顕常セルにはイエローYeとシ アンCyのカラーフィフィルタが形成される。上 記4つからなる顕常セルを構成を基本パターンと して関係なパターンの繰り返してにより、各カラ ーフィルタが形成される。

この実施例では、上記のようなフォトダイオー FD1等の光電変換信号をソースフォロク増幅M OSFETQ2やリセットMOSFETQ4にお

他方においてスイッチMOSFETQ10とQ1 1をそれぞれ介してキャパシタC3とC4の一方 の電極に接続される。これらのキャパシタC3と C4の他方の電極は回路の接地電位点に結合され る。上記キャパシタC3とC6に保持された電圧 は、水平選択用のスイッチMOSFETQ14と Q15を介して機方向に延長される出力は号線に それぞれ結合される。上記スイッチMOSFET Q14に対応された出力信号線は、端子Gに結合 される。端でGとグリーンのカラー画業は号を出 力する。上記スイッチMOSFETQ15に対応 された出力信号線は、端子Yeに結合される。端 子Yeはイエローのカラー画家は号を出力する。 上記スイッチMOSPETQ14及びQ15のゲ ートには、水平シフトレジスタHSRにより形成 される水平選択信号HS1が供給される。

集2列目の列信号組むそれに対応した2つのキャパシタの一方の電極に結合される。これらのキャパシタの他方の電極は、一方においてスイッチMOSFETQを介して上記機方向に延長される

ける君子特性のプロセスパラツキの影響を受ける ことなく、しかもリセット時のリセット雑音の影響を受けることなく増幅して出力させるために次 のような出力困難が付加される。

上記のキャパシタC1とC2の他方の電極は、

パイアス電圧線に結合される。上記スイッチMO SFETQのゲートは、共通に結合されて上記同様に編子CR2から供給される制御は号によりスイッチ制御される。

上記の2つのキャパシタの他方の電極は、他方 においてスイッチMOSFETをそれぞれ介して 出力用の2つのキャパシタの一方の電極に接続さ れる。これらの出力用のキャパシタの他方の電極 は国路の接地電位点に結合される。上記出力用の キャパシタに保持された電圧は、水平選択用のス イッチMOSFETを介して機方向に延長される 出力信号線にそれぞれ結合される。奇数行に対応 したスイッチMOSFETに対応された出力は号 雄は、端子Wに結合される。端子Wはホワイトの カラー画彙信号を出力する。上記偶像行に対応し たスイッチMOSFETに対応された出力信号線 は、柚子Cyに結合される。柚子Cyはシテンの カラー画書信号を出力する。これらのスイッチM OSFETのゲートには、水平シフトレジスタH SRにより形成される水平選択信号HS2が供給 ens.

上記集1回の国体操体象子の読み出し動作の一例を第2回に示した等価回路図と集3回に示した クイミング図を参照して説明する。

第2回には、フォトダイオードD1とMOSFETG1ないしG4からなる商業セルに着目した 読み出し等価問題図が示されている。

フェトダイオードDlからのは号電荷の読み出しの前に、過子CRIとCR2のキャパシタリセットは号、及び過子CSlのタイミング信号がハイレベルにされる。これにより、MOSPETQlのがオン状態にされるから号継VL3には四路の接地電位が与えられるからキャパシタClとC2にはそれぞれバイアス電圧VSSによりチャージアップされる。これにより、列は号継VL3の電位Vaに接近では、キャパンタに3の電性Vbにパイアス電圧VSSにされる。

箱子CR1のキャパシタリセット信号CR1を

ロウレヘルにし、嫡子RSのリセット信号をハイレベルにする。これにより、団示しない第1行目の行道訳信号VSIのハイレベルに応じてオンは 糖にされるスイッチMOSFETQ21を介しハイレベルが伝えられる。これにより、増幅MOSPETQ2の入力嫡子(ゲート)における人で、上記・田子RSのリセットは号をロウレベルにして、 MOSFETQ4をオフは糖にするときにおけるキャパシタCPの電位にリセット雑音に重要させて保持されてしまう。

次に、ダイミング信号 V 3 がハイレベルにされると、上記行道択信号 V S 1 のハイレベルに応じて第3の行道択線 H L 3 がハイレベルとなり、面常セルの選択M O S P E T Q 2 のドレインに動作電圧 V D Dが供給される。これにより、上記フローティングにされた列信号線 V L 3 の電位は、上記リセット電圧 V R S に基づいた読み出し電圧 V D D C に

チャージアップされる。

端子CR2のキャパシタリセットは号と上記タイミングは号V3とモロウレベルにし、端子CR1のキャパシタリセットは号をハイレベルにする。上記端子CR2のキャパシタリセットは号のロウレベルにより、MOSFETQ12がオフ状態となり、キャパシタC1の出力側の電極とキャパシタC3の一方の電極(Vb)がフローティングにされる。タイミングは号V3のロウレベルにより選択MOSFETQ3がオフ状態にされる。

そして、上記稿子CRIのキャパシタリセットは号のハイレベルに応じてMOSPETQI6がオン状態となり、フローティンが状態にされた列は号線VL3の電位を回路の接地電位にする。これにより、キャパシタCIの人力側の電極の電位Vaが回路の接地電位(GND)となり、それに応じて上記キャパシタCIの出力側の電極及びキャパシタC3の保持電圧Vbは、上記MOSFETQI0がまだオン状態を維持するものであるから上記パイプス電圧VSSからキャパシタC1と

C 3 の容量比に応して分割された電圧 V D D \* だけ低下した電圧 ( V S S - V D D \* ) となる。

箱子CRIのキャパシタリセット信号をロウレ ベルにし、稿子V3と稿子VGのタイミング信号 モハイレベルにする。上記稿子CR1のロウレベ ルによりMOSFETQlもがオフ状盤となり、 列信号雄はフローティング状態にされる。そして、 稿子VGのハイレベルにより行道択信号VSIの ハイレベルにより端子VGのタイミングは号はそ れに対応した第1行目の第1の行選択線HLIに 伝えられ、電荷転送電極としてのスイッチMOS FETG1がオン状盤となり、フォトダイオード D1に蓄積された信号電荷を入力容量CPに転送 する。ここで、上記信号電荷量をQPとすると、 人力容量CPの電位をVPとするとVP=QP/ CPとなる。そして、上紀タイミング信号V3の ハイレベルが上配第3の行選択線HL3に伝えら れ、再び選択MOSFETQ3がオン状態になる。 これにより、上記信号電荷QPに対応した電圧V Pが列信号線VL3に出力される。

この列信号線VL3の電圧VPは、上記キャパシタC1とC2の容量比に応じて分割された電圧VPD・だけキャパシタC2の電圧Vbを上昇させる。

すなわち、河西に示すようにキャパシタC2に 取り込まれる電圧Vbは、VSS‐(VDD^‐ VPD^となる。

別の観点から説明すると、キャパシクC2に出力される電圧をVeとし、増幅MOSFETG2のゲインをAとかくと、次式(I)でまされる。

V . - A . (C1/C1+C2)

×(VSS-(VDD-VP)) は ここで、各体号は、リセット電圧と体号電圧と は完全に関一経路を通して読み出すものであるため、ソースフェロワアンプである増幅MOSPE Tに係わるしまい値電圧も式(II)で表されるように 登動資算(VDD-VP)により権政される。現 状において、約40万もの画書で受光部が構成されるが、製造上のしまい値電圧にバラツキが生としての問題を完全に無くすことが T 8 6.

また、入力容量でPをリセット動作のときには、 (kTCP) 「で表されるリセット雑音電荷が 途生するが、この雑音は信号電圧 VPに含まれる ものであるため、上紀同様に式(I)で表されるよう な差動複算(VDD-VP)により相談させるこ とができ、極めてS/Nの高い映像信号 Vo を得 ることができる。

列信号値に結合されるキャパシタで1等は、増 値MOSPETQで等のソース側に結合される。 これらのMOSPETのソースは、寄生フェトデ イオードを構成するためスメアといったような偽 信号がたまり易い。この実施例では、統み出し用 のキャパシタで1ではなく、出力キャパシタで3 等に読み出し電圧を保持させて出力させるもので あるため、これらの偽体号の影響を受けなくする ことができる。

第3因における上記面景セルからキャパシタへの信号読み出しを行う各タイミング信号は、水平 帰継期間において発生される。

なお、第1回において、行道択値 V S 1 と V S 2 とを同時道択するとともに、タイミング信号 V 3 と同時に発生すれば、第1行と第2行の画案信号の同時読み出しが可能になる。そして、次のフィールドでは第2行と第3行とを同時道択するようにすれば、奇致と偶数フィールドとの空間的重心が1行だけずれるものであるからインタレースモードでのカラー映像信号の読み出しが可能になる。

上記のような行道状体号の同時選択の組み合わせは、インタレースゲート回路を設けて、垂直シフトレジスタにより形成された垂直走査選択体号を奇数と偶数フィールドとで画常アレイの同時選択行を異ならせるようにすることによって簡単に構成できるものである。

第1回の実施例においては、特に制限されないが、感度可変機能を付加するために、感度制御用の重直シフトレジスタVSREが設けられる。この重直シフトレジスタVSREの出力は号は、前記同様なスイッチMOSPETQ18、Q19を

介して、フェトダイオードの体号電荷を転送(婦 **き出し)させる第1の行道択線HL1と増幅MO** SFETの入力端子に転送された電荷をリセット させる無2の行道択線HL2に伝えられる。端子 VGEと柚子RESは、これらのリセット動作に 対応した電圧及びタイミング信号が供給される。 なお、上記のように読み出し用の垂直・フトレジ スタに対してインタレースゲート回路が設けられ るのなら、それに対応して上記重直シフトレジス タVSREにも同様な、インタレースゲート団路 が設けられる。これらの忠度制御用の各国路は、 特に制限されないが、上記画業アレイPDに対し て右側に配置される。この感度設定用の垂直シブ トレジスタVSREは、上紀読み出し用の垂直シ フトレジスタVSRと同様な問島により構成され る。この場合、上記読み出し用の垂直シフトレジ スタVSRと上記感度可変用の垂直シフトレジス タVSREとを同期したタイミングでのシフト動 作を行わせるため、関示しないが同じクロック体 号が供給される。

次に、この支統例の固体環体装置における感度 製御動作を説明する。

説明を簡単にするために、上記ノンインタレースモードによる最直定産動作を例にして、以下説明する。例えば、感度制御用の最直シフトレジスタソSREによって、独み出し用の最高シフトルジスタソSRによる第1行目し1の競み出した。これによって、上記水平増額間では第1行目しまれる。した世行して第3行目しまの概念出した。これのの読み出した世行して第3行目しまれる。

したがって、上記量直定差動作によって、飲み出し用の量直シフトレジスタVSRによる第3行目L3の飲み出し動作は、上記第1行と第2行の飲み出し動作の後に行われるから、第3行目に配置される画書セルのフェトダイオードの蓄積時間は2行分の画書セルの飲み出し時間となる。

上記に代えて、感度制御用の重直シフトレジスタVSREによって、読み出し用の重直シフトレジスタVSRによる第1行目し1の読み出しに並

行して、第2行目しての選択動作を行わせる。これによって、上記水平帰線期間では第1行目ししからの読み出しと並行して第2行目しての画案セルがリセットされる。

したがって、上記量直定金額作によって、扱み出し間の重直シフトレジスタVSRによる第2行目し2の扱み出し動作は、上記第1行の競み出し動作の後に行われるから、第2行目に配置される画面セルのフェトディオードの蓄積時間は1行分の画金セルの緩み出し時間となり、上記の場合の1/2になり、感度モ1/2に低くできる。

上述のように、感度制御用の最直シフトレジスタVSRB等の企業団際によって行われる先行する価値を重動作によってその行の画業セルがリセットされるから、そのリセット動作から上記扱み出し関の企業団際による実際な扱み出しが行われるまでの時間が、フェトダイオードに対する蓄積時間とされる。したがって、ノンインタレースモードでいうならば、525行からなる画業アレイにあっては、上記両量値を査団際による異なるア

ドレス指定と共通の水平走査回路による両常セルの選択動作によって、1行分の読み出し時間を単位(最小)として最大525までの多段階にわたる高植時間、含い値えるならば、525段階にわたたる感度の設定を行うことができる。ただし、受光面間度の変化が、上記1面間を構成する走査時間に対して無視でき実質的に一定の光がフェトダイオードに入射しているものとする。なお、最大速度(525)は、上記感度制御用の走査回路は非動作技能のときに得られる。

第4回には、この発明が適用されたカラー用の 画書増幅型国体操像素子の一実施例の要都回路図 が示されている。同図では、代表として例示的に 示された3行、3列分の画素アレイとその選択回 路及び信号終み出し回路が示されている。また、 基本的には前記第1図の実施例と開機であるので、 回路素子に対する回路記号を省略するものである。

この実施例では、第1回の画案セルにおける選択用MOSPETQ3が省略された構成になっている。すなわち、1つの画案セルは回路的には3

つのMOSFETと1つのフォトダイオードから 構成される。この実施側の行選択動作は、端子R S (RSE) と端子 V R Sにより行う。すなわち、 増幅MOSFET Q 2のゲート電圧を、非選択類 関中に V R S電位により、そのしまい確電圧以下 にリセットすれば、ソースフォロワアンプ(増幅 MOSFET) Q 2の動作を停止させることがで ま、行選択が行える。

また、1つの列に並べられる画書セルの増幅MOSPETのソースは、その左右に緩方向に配置される一対の列信号線に交互に接続される。これより、2行同時退択してカラー画書信号の扱うはしか行われる。このときも、胸配のようなインタレースゲート回路により、その組み合わせる。数フィールドと信敵フィールドとで異ならせるようにして、インタレースモードでのカラー画像信号を得ることができる。

また、読み出し信号は、各列信号線に設けられたキャパシタから直接に行うようにするものである。 すなわち、水平帰線期間において列信号線に

前記第1の実施例と類似の動作により、リセット 電圧の極性を逆にして列信号線のキャパンタに取 り込み、その後に挟み出しと信号電荷に対応した 電圧を取り込むことより差動痕算を行った信号電 圧を、映像期間において水平シフトレジスタHS Rにより形成される水平走金信号に問題して時系 列的に出力させるものである。

この構成において、出力国際のキャパシタの飲やそのリセット等のスイッチMOSPETが省略できるから回路素子飲の低減を図ることができるものとなる。なお、この実施側においても飲配実施側と同様に感度設定用の垂直シフトレジスタVSREとそれに対応した行道状スイッチMOSPETが設けられる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(I) 光ダイオードにより形成された信号電荷を電荷 低送電極により増幅素子に転送するとき、第1の タイミングにおいてリセット用スイッチ素子を動 作させて上記増幅素子の人力端子をリセットする とともにそのリセット電圧を読み出し、第2のタイミングにおいて上記電荷転送電極を制御して上記光ダイオードにより形成されたは号電荷を増幅 素子の人力端子に転送してそれに対応した信号電荷に対応した電圧との差分を出力させることは号電荷に対応した電圧との差分を出力させることにより、同一経路での読み出しにより増幅素子のプロセスパラツキの影響を排除するとら高感子にか可能となった。

四出力キャパンタを設けて、面像信号を保持する 構成を採ることによって、差分の電圧信号を形成 するキャパンタが接続される列信号線における増 幅量子等のソース側において発生するスメアとい ったような偽信号の影響を受けなくすることがで きるという効果が得られる。

CB 1 行又は 2 行分の画書セルからの画書は号を水平場線期間にパラレルに同時に読み出し用のキャパシタに転送させるものであるため、水平選択回 私の食糧が軽くなり、水平シフトレジスタの簡素

化が可能になるとともに水平シフトレジスタ動作 に伴うスイッチノイズの混人を最小にできるとい う効果が得られる。

Wリセット電圧と信号電荷に対応した電圧の差分の電圧を影成するキャパシタから直接的に出力信号を得ることにより、出力回路の簡素化を図ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上紀実施例に関定されるものではなく、その雙省を造設しない範囲で離々変更可能であることはいうまでもない。例えば、画素セルに設けられる増幅素子としてはMOSPETの他、JFETやBJTを用いるものであってもよい。このように、増幅トランスタやスイッチ素子としては高入力インピーダンスのものであればよい。

前記実施例ではカラー機像素子を例にして説明 したが、モノクロ機像素子として利用するもので あってもよい。また、画素セルを実質的に1行に 配置してラインセンサを構成するものであっても ŁU.

この発明は、画素増暢型固体機像素子として広く利用できるものである。

#### (発明の効果)

本臘において関示される免明のうち代表的なも のによって得られる効果を簡単に放明すれば、下 紀の通りである。すなわち、パダイオートにより 形成された信号電荷を電荷転送電極により増幅素 子に転送するとき、第1のタイミングにおいてリ セット用スイッチ案子を動作させて上紀増幅案子 の入力塩子をリセットするとともにそのリセット 世年を接み出し、第2のタイミングにおいて上紀 世毎転送電極を制御して上記光ダイオードにより 形成された信号電荷を増幅素子の人力端子に転送 してそれに対応した信号電圧を読み出し、上記り セット世圧に対応した電圧とは号電荷に対応した 電圧との差分を出力させることにより、同一経路 での彼み出しにより増幅素子のプロセスパラツキ の影響を排除するとともに、リセット雑貨を相殺 させることができるから高感度化が可能となる。

### 羽間平4-61573 (9)

#### 4. 図面の簡単な説明

第1回は、この発明が適用された商業増幅型国 体機像素子の一実施例を示す要都回路図、

第2回は、その読み出し動作を説明するための 等価国路図、

第3回は、その扱み出し動作の一側を説明する ためのタイミング図、

第4回は、この発明が適用された商業増報型国 体機像素子の他の一実施例を示す要都因務回、

戦5回は、フォトダイオードと電荷転送電路の 一変施例を示す級略素子構造新層図である。

VSR・・焼み出し用量直シフトレジスタ、VSRE・・感皮設定用の量直シフトレジスタ、HSR・・水平シフトレジスタ、PD・・画素アレイ。

代理人弁理士 德若 先政







